SK 海力士宣布计划加快 HBM4 内存的量产，首批产品预计于 2025 年下半年发布。这一进展是随着人工智能技术对高性能内存的需求增加而实现的。该公司在 5 月 2 日举行的“AI 时代，SK 海力士蓝图与战略”新闻发布会上概述了 HBM4 内存的调整时间表，原定于 2026 年进行。这一高级版本符合强大的 AI 处理器不断变化的要求，这些要求需要增强型内存带宽。HBM4内存将采用12层DRAM堆叠技术，预计于2025年进入市场。采用16层DRAM堆叠的后续版本预计于2026年推出。
在与台积电的战略合作中，SK 海力士上个月签署了一份谅解备忘录，致力于开发 HBM 基础芯片，强化了他们对内存解决方案创新的承诺。此次合作旨在利用台积电的 7 纳米工艺技术来打造未来内存产品的基础芯片组件。 由于 SK 海力士打算在其 HBM4 内存中采用尖端的 1cnm 工艺技术，因此预计会有进一步的技术进步。这是当前基于 1bnm 工艺的 HBM3E 内存的进步。该公司还透露，其采用MR-MUF键合技术的12层堆叠HBM3E内存将于本月开始出样，预计今年第三季度实现量产。还计划利用 MR-RUF 技术批量生产 16 层堆叠版本。
SK 海力士加快生产计划反映了对下一代人工智能处理器提出的密集内存需求的战略响应。此举不仅增强了公司在高性能内存市场的竞争优势，还通过确保先进内存解决方案的可用性来支持更广泛的人工智能行业的增长。
