日本存储器制造商铠侠有一些令人鼓舞的消息，可能会提高SSD的密度。在首尔举行的国际存储器技术研讨会上，该公司制定了一个雄心勃勃的路线图，到2027年实现惊人的1000层3D NAND闪存。但实现这一目标绝非易事。
铠侠的预测，正如日本PC Watch所报道的那样，从过去的趋势推断，并在现有NAND电池技术的基础上进行改进。该公司预计，仅三年后，NAND芯片密度将达到100 Gbit/mm²，拥有1000个存储单元层。为了实现这一目标，增长率必须保持在每年1.33倍。
3D NAND层的数量确实迅速增加，从2014年的24层增加到2022年的238层，在不到十年的时间里增长了十倍。去年，SK海力士甚至展示了321层1Tb TLC 4D NAND芯片的样品。
然而，扩展到四位数的层数绝非易事。据存储新闻网站Blocks&Files报道，使用3D NAND实现更高的密度不仅仅是在芯片上添加更多的层。每一层都需要一个暴露的边缘来实现存储单元之间的连接，从而形成阶梯状的管芯轮廓。因此，随着层数的增加，楼梯结构所消耗的面积显著增加，抵消了一些密度增益。
为了弥补这一点，存储器制造商需要在向QLC NAND过渡的同时垂直和横向收缩NAND单元，与当今的TLC技术相比，每个单元封装4位。随着层数的增加，信道电阻和信号噪声也会变得越来越大。
尽管铠侠对这些技术障碍有着合理的解决方案，但一个迫在眉睫的问题仍然围绕着这种积极推动的经济和财务可行性。
据报道，铠侠的制造合作伙伴Western Digital对NAND晶圆厂成本飙升超过收入增长表示担忧。这两家公司已经宣布了他们的218层BiCS 8技术，并讨论了多达400+层的BiCS 9和10。然而，1000层节点似乎是一个雄心勃勃的长期目标，可能会考验WD对大量晶圆厂投资的兴趣。
铠侠要达到其梦想的记忆密度需要走多远还有待观察。该制造商目前正与三星展开竞争，使1000层奖金成为利润丰厚的目标。未来可能会与西部数据就NAND扩展节点的速度和时间进行艰难的谈判。
