据韩国媒体 ZDNetKorea 报道，三星电子正在对其第六代 1cnm 制程的 DRAM 内存进行关键设计调整，旨在提升良品率，确保 HBM4 内存的稳定量产。
自开发以来，三星的 1cnm DRAM 一直饱受良品率问题的困扰。在 2024 年末进行的试产中，实际效果并未达到预期。通常情况下，大规模生产准备阶段的良品率需达到 60% - 70%，而三星的 1cnm DRAM 在这方面还有较大提升空间。
为解决这一问题，三星决定对 1cnm DRAM 的设计进行优化。此次调整的核心在于保持核心电路线宽不变，以维持其高性能;同时，放宽外围电路线宽的要求。这样一来，既可以确保芯片的核心性能不受影响，又能显著提升生产过程中的良品率，为大规模量产创造条件。
三星计划在 2025 年 6 月开始量产 1cnm DRAM，这一举措将为 HBM4 内存的生产奠定基础。HBM4 内存作为三星未来内存业务的关键组成部分，其量产对于三星在全球内存市场的竞争力至关重要。
值得注意的是，三星的竞争对手 SK 海力士预计最快在 2025 年 2 月就开始量产 1cnm DRAM 芯片。这意味着 SK 海力士将成为全球首家运用 1cnm 工艺生产 DRAM 芯片的存储器供应商。面对如此激烈的竞争，三星加快 1cnm DRAM 的设计调整和良品率提升，显得尤为紧迫。
